Die CPU steht, der Beschleuniger läuft und der Automotive-Chip fährt: Die European Processor Initiative (EP) hat ihre Ziele für 2021 erreicht.
Die European Processor Initiative (EPI) hat innerhalb von drei Jahren viel geschafft, denn die erste Phase wurde erfolgreich abgeschlossen: In diesem Zeitraum wurden mehrere Chips entwickelt, die Europa im Automotive- und HPC/Supercomputer-Segment unabhängiger vom Rest der Welt - primär den USA und China - machen sollen.
Als Basis dient das sogenannte SGA1 (Specific Grant Agreement #1), welches laut EPI erfüllt wurde. Hierunter fallen der GPP (General Purpose Processor) namens Rhea und der dazugehörige EPCA (European Processor Accelerator), außerdem ein passendes Spannungswandler-Design und eine erweiterbare Automotive-Plattform.
Rhea wird von Sipearl in Frankreich entwickelt, es handelt sich um eine 64-kernige CPU mit ARMs Neoverse V1; zusätzlich sind 29 RISC-V-Kerne für diverse Sub-Systeme und eine Crypto Tile der Universität von Pisa vorhanden. Der Prozessor, im N6-Verfahren (6 nm EUV) von TSMC gefertigt, nutzt also europäisches Know-how, wird aber in Taiwan statt in Europa produziert.
EPAC mit RISC-V
Neben mehreren Controllern für DDR5-Arbeitsspeicher unterstützt der Rhea auch multiple HBM2-Stapelspeicher-Stacks, was die Bandbreite zulasten der maximalen Kapazität erhöht. Außer PCIe Gen5 gibt es den CCIX (Cache Coherent Interconnect for Accelerators) und den CXL (Compute Express Link), um Beschleuniger anzubinden.
Ein solcher ist der EPAC, welcher VPUs (Vector Processing Unit) von Semi Dynamics sowie vom Supercomputing Center Barcelona und der Universität Zagreb nutzt; sie basieren auf den Avispado genannten RSIC-V-Kernen. Hinzu kommen ein Stencil und Tensor Accelerator (STX) vom Fraunhofer IIS/ITWM sowie der ETH Zürich und ein Variable Precision Processor (VRP) von CEA List.
Das Tape-out des European Processor Accelerator fand im Juni 2021 statt, erste Testchips kamen im September zurück. Das EPI verwendete ein kompaktes 25-mm²-Design mit mehreren STX/VPU/VRP-Tiles, was mit Globalfoundries' 22FDX hergestellt wurde.
Für Automotive wurde eine Plattform samt eigener eHPC Microcontroller Unit (eHPC MCU) entwickelt, die in einem BMW X5 erprobt wird. Künftig sind ein GPP, ein EPAC, ein Massively Parallel Processor Array (MPPA) von Kalray und Menta-eFPGA als Kombination geplant. Die Plattform soll das Automotive Safety Integrity Level D (ASIL D) erfüllen, welches für autonomes Fahren erforderlich ist.
European Processor Initiative: Die erste Phase der HPC-Offensive ist absolviert - Golem.de - Golem.de
Read More
No comments:
Post a Comment